BESI投資論述跟風險
1.前言
TSMC在很久以前就已經意識到,隨著製程節點的微縮對於能耗效能的幫助形成了邊際效應。
晶片需要靠立體堆疊,小晶片(chiplet)的形式像積木一樣組合起來(先進封裝)
在這個賽道上有個技術成形,但在某些應用上還尚未被大量產用的鍵合技術,也就是本文主角
hybrid bonding 以下簡稱HB
HB常見有兩種結構,一種是整片晶圓對貼(wafer-to-wafer),另一種是把切割好的小晶片貼到大晶圓上(Die-to-Wafer, D2W)。BESI 在難度極高的 D2W 領域,目前市佔率高達 70% 到 80% 以上,有著絕對的技術領先 在單位時間能提供又快又精準的對齊,但未來HBM市場仍存在ASMPT TEL EVG 等大型設備商競爭。
HB主要應用於 AMD 的 3D V-Cache 以及市場傳聞預期導入 aapl 未來高階晶片(如 M5/M6 世代或 AI 伺服器晶片)的 SoIC 封裝但目前尚未獲官方確認 。 這些CPU的運算DIE跟SRAM的上下堆疊,在邏輯晶片上有著可以量產的良率
2.投資邏輯
(a)BESI的優勢,在高Throughput下維持Overlay Accuracy
1.overlay accuracy (對的準) : top die 跟bottom die cu接點重疊的偏差要夠小 要求在<100nm
2.throughput (放的快) : 單位時間能完成多少的bonding?
3.placement accuracy (放的準) :pick & place 機器手臂把 die 放到目標位置時的誤差
(b)BESI有著四個成長動能
1.HBM4 後,部份底部的 base Die將改用邏輯製程 由TSMC代工 不再是記憶體廠自己做。HBM 堆疊與 GPU 連接的那一塊製程,TSMC跟BESI在HBM價值鏈中的影響力可能顯著提升
2.CPO內的OE ,有個技術路線是透過PIC跟EIC上下堆疊起來
3.隨著GPU運算DIE的邏輯變多,間接排擠到SRAM。或者當業者為了提供更快的first to token的時間選擇加大SRAM的容量。AI GPU加速卡就會朝SOIC發展
4.將此技術轉到HBM上,難度最高但也是未來市場最有爆發的商轉處
(c)轉到HBM的好處
(1)可以將單位面積的訊號出球數不被uBump卡住,進一步增加更多訊號球(HBM5預計衝到4096bit) 提高IO的密度
(2)減少訊號的RC delay, 進一步可用更低的能耗達到一樣的速度
3.風險提示與TCB的機會
HBM堆疊的DIE數以目前8層 12層 16層變成了良率地獄
因為沒有銲錫緩衝 只要有一顆微小的灰塵落在銅接點上那顆晶片就報廢了
顆粒污染容忍度遠低於micro bump,因此對潔淨度要求極高
同時還有因為結構上太過緊密導致溫飄下的翹曲 更加嚴重
這些都使得HB轉到HBM上的時程一再遞延
這邊要風險提示,HB應用於HBM已經遞延好幾次,跟良率成熟大規模商轉的COWOS跟HBM的TCB不同 市場交易的是需求跟供給反轉之前的爬升軌跡,軌道明確。後兩者卡住的是產能上限 大幅延緩AI供過於求的泡沫 讓供給的速度可以拉煞車去等使用者的需求跟上。市場交易的是上限(暫時)看不到邊界 隨著EPS增長而推升股價,其中記憶體可能因為需求端從週期的人類拉或改成固定的AI需求 從PB改PE
但也正是如此 市場對此處有疑慮的地方正是定價不完全之處
今年四月JEDEC 放寬了 HBM 的厚度標準 讓晶片廠可以繼續使用micro-bumps和TCB 技術來堆疊 12 層/ 16 層的 HBM4/HBM4E 那麼原本面臨技術淘汰危 的 TCB 設備廠 將迎來產品生命週期的意外延長與大量的資本支出訂單
以下AI蒐集整理相關業者
1. 最大的受惠者:韓美半導體 (Hanmi Semiconductor)
上市代碼: 042700.KS (韓國股市)
市場地位: 韓國封裝設備龍頭,SK 海力士 (SK Hynix) HBM 產線的 TC Bonder 核心供應商。
投資邏輯: SK 海力士目前在輝達 (Nvidia) 的 HBM 供應鏈中佔據主導地位。Hanmi 幾乎壟斷了海力士早期的 HBM 鍵合設備訂單。如果混合鍵合延遲,SK 海力士將大舉採購升級版的 TCB 設備,Hanmi 將是這波「技術延壽」最直接的業績受惠者。近期他們也積極拓展美光 (Micron) 等其他客戶。
2. 全球佈局最廣的強權:ASMPT (前稱 ASM 太平洋)
上市代碼: 0522.HK (香港股市)
市場地位: 總部位於新加坡,是全球領先的半導體封裝與電子裝配解決方案供應商。
投資邏輯: ASMPT 在 TCB 領域技術極為深厚,其設備已成功打入台積電 (TSMC)、英特爾 (Intel) 以及美光 (Micron) 的先進封裝供應鏈。相較於 Hanmi 高度綁定 SK 海力士,ASMPT 的客戶群更為廣泛(涵蓋晶圓代工廠與記憶體廠),是 TCB 領域最穩健的大型標的。
3. 尋求彎道超車的老牌巨頭:Kulicke & Soffa (K&S)
上市代碼: KLIC (美國納斯達克)
市場地位: 傳統打線封裝 (Wire Bonding) 設備的全球霸主,近年積極轉型先進封裝。
投資邏輯: K&S 在 HBM 領域起步較晚,但他們專注於開發**「無助焊劑 (Fluxless) TCB」**技術。傳統 TCB 使用助焊劑在晶片間距極小的情況下容易產生污染,K&S 的新技術試圖解決這個痛點。如果客戶決定在 TCB 技術上死磕更精細的間距,K&S 的無助焊劑設備可能會迎來轉機。
韓美半導體在過去5年漲了17倍,正是TCB打件設備的貢獻
值得一提的是,TCB的玩家很多,一台設備單價約100~150W美金
然而BESI因為有著接近獨佔的技術門檻 設備約250~300W之間
(附註: 這很久以前查的 價格隨時在變 寫這相對值,只是想表示BESI的技術門檻導致有更高的訂價權)
這也是我如此看好BESI的原因,一個較為小眾的技術(相對拉),當市場需求因為技術的疊代更新,導致產生了對技術的新需求而會產生re rating的轉折點
4.可能的TAM
下面用簡單的數學描述可能的TAM
假設未來的方向是D2W而不是W2W的話, 商業成功的運算DIE就一顆 ,一但轉到HBM上 ,是一組GPU搭配8/12/16顆HBM。
同時一顆HBM內就有8/12/16層DIE,抓上下限的範圍就是8*8 ~ 16*16 ,當然這寫法很粗造 。事實上16層要是解決不了良率 我相信可能會折衷混用 某些層數TCB 某些層數HB
真的要學分析師估算成長EPS 可能要包含 stack數量 bonding層數 良率 throughput
但是我認為這並不是太重要
我在乎的是肉眼明顯可見的成長,與現在的預期落差,而不是絕對的估值模型
以上投資論述其實都沒有考慮估值, 如我之前所寫的 我在意的是有什麼更進一步的成長動能尚未
被市場訂價,而且要夠明顯
投資人可能找尋到錯誤定價或者賺錢機會,有以下包含但不限於的分類:
1.舊有的東西 但還沒成為瓶頸 (功率半導體的那些小的零組件最近變成瓶頸)
2.研發中 技術還沒到位 夢想成分太遠 (小型核能)
3.新技術的良率還沒有起來 無法商轉 (LWLG)
4.趨勢股 但營收成長市場沒人估的準 EPS 跟估值會一再上修 (光通 記憶體)
5.穩定成長股 但營收成長市場被看光光 估值穩定 股價隨EPS開出而增長 (TSMC NV)
6.缺貨漲價題材 (被動元件 CPU)
7.現有的技術因為新應用導致產生的新需求(BESI)
個人偏好的排名是 : 7>6>4>1>5>3>2
我相信市場很多分析師都知道本文的內容 但因為良率還沒有起來 市場資金焦點不再這邊也是很正常的
5.進度更新:
以下是2026Q1 BESI法說會 我認為最關鍵的問答
【英文原文】 Charles Shi (Analyst): “The timeline you provided to a previous question, regarding that customer who just took your 2 evaluation units, 2026 qualification, 2027, maybe transitioning to production. Is that still the right timeline to think, for that third memory customer who actually came in a little bit late?” ... “The third customer?”
Richard Blickman (CEO): “The third customer is ready to go, but they are all evaluating along the same, let’s say, parameters, for one specific end customer. The whole world knows that customer has invited all three to have these hybrid bonded stacks available by the end of 2026 to be used in end market applications in 2027.”
【中文翻譯】 Charles Shi(分析師):「您針對前一個問題提供給這位剛取得 2 台評估設備的客戶的時間表是:2026 年驗證,2027 年可能過渡到量產。對於這個稍微晚一點加入的第三家記憶體客戶,這個時間表仍然適用嗎?」 ... 「那第三家客戶呢?」
Richard Blickman(執行長):「第三家客戶已經準備好開始了,但他們全都在為了『同一個特定的終端客戶』沿著相同的參數進行評估。全世界都知道,那個客戶已經『邀請』了這三家記憶體廠,要求他們在 2026 年底前讓這些混合鍵合堆疊準備就緒,以便在 2027 年的終端市場應用中使用。」
終端客戶明顯是NV,內文的邀請也是官方語言 NV可能透過未來訂單分配機制,促使三家供應商同步推進hybrid bonding開發 誰先在2027年完成技術轉型 誰就能拿到大單
6.三種可能情境
投資該公司必須在每一季法說會,緊盯三大記憶體廠對於HB技術落地的時程或者進度!
Case 1(Bull)
HB → 2027導入HBM
BESI爆發
re-rating成立
Case 2(Base)
HB → 2028–2029
TCB延壽
多家設備商分食
成長動能剩SOIC 估值回歸中性
Case 3(Bear)
HB只留在logic
HBM持續micro-bump
BESI成長低於預期
估值慘遭下修
7.製程站點能受惠的其他廠商
由於HB 對潔淨度要求高,製造過程是透過平整表面進cu to cu的吸附 任何一顆微塵落在接點上,在bonding時會產生氣泡 導致銅接點無法對接導通 訊號路徑open掉 會造成整顆晶片報廢。HB對潔淨度的要求迫使先進封裝必須具備與先進製程同等級的潔淨環境。
故無塵室 製程設備 化學耗材 等須提升規格 不僅大幅拉高了廠房建置的投資門檻 這邊也讓很多廠商產生了機會
在bonding前會有以下步驟
化學機器平坦化: 需要將晶片表面打磨到奈米等級的平坦度 為後續連接做準備
磨太多會產生空隙 磨太少則會撐爆
2.表面活化跟濕製程清洗: 用高能離子打斷表面的分子鏈 再以化學處理讓表面產生羥基
用於後續接觸可以產生吸附的作用 同時 鍵合處不允許有任何微塵落
所以會經過大量濕製程的清洗
3.常溫預鍵合:透過光學儀器將top die & bottom die 上下對準靠近 表面的羥基會將產生吸引力將上下兩片吸附再一起
4. 高溫退火:利用熱漲冷縮的原理 在平坦化那邊磨出稍微凹陷的CU 會向上隆起 彼此連接再一起



哈哈,終於看到有人同樣研究 BESI!
其實不只 HBM,未來的 AI Accelerator 只要繼續推進 Chiplet design,Logic Die數繼續增加,封裝光罩倍數繼續往上
每一顆的 AI Accelerator 的 Bonding per placement 就會繼續上升,從而轉化成 HB 設備量需求
而且在日後 A10 以下的製程要使用 CFET 及 CNTs 微縮成本會遠超過往
所以日後的晶片效能極有可能改為依賴先進封裝去推進,那麼 HB 就會成為與 EUV 同等重要的技術
個人認為也可以留意 ASMPT 的 Amicra
ASMPT 在 CPO HB 領域及專利中領先於 BESI,在這個細分領域的市佔也是壟斷級的
謝謝哥 分享